自宅でRAMを作る［動画］
(youtube.com)- 家庭用設備と自作プロセスで DRAMセル を製作し、トランジスタとキャパシタを組み合わせた RAMの基本構造 の動作を確認
- シリコンウェハの切断、酸化膜形成、フォトリソグラフィ、ドライエッチング、リンのドーピング、ゲート酸化膜成長、コンタクトカット、アルミニウム蒸着 まで、半導体プロセスを段階的に実施
- 完成したデバイスの測定では、ゲート電圧に応じて電流が変化する スイッチ特性 と、最大 12.3 pFの容量 を確認
- 個別DRAMセルの駆動では、ストレージキャパシタを数百ナノ秒で3Vまで充電し、電荷は 2msを少し超える時間 保持された後、再充電が必要だった
- 商用DRAMの64ms超の保持時間には及ばず、punch through のような微細化限界も明らかになったが、自作の小型 RAMアレイ拡張 への出発点を確保
DRAMの構造と製作目標
- DRAMセル は、行と列で構成されたアレイの各交点に トランジスタ と電荷保存用キャパシタを配置する構造
- トランジスタはスイッチの役割を果たす
- キャパシタはバッテリーのように電荷を保存して1ビットの情報を保持する
- トランジスタをオンにするとキャパシタが充電され、再びオンにして読み出すときには電荷が逆方向に流れて検出できる
- 読み出し過程でキャパシタの電荷が失われるため、定期的な リフレッシュ が必要
- 製作対象は、後で連結できる 5x4アレイ レイアウトをベースにした小型構造
- 各交点にトランジスタとキャパシタを配置
- 最終的なトランジスタのゲート長の目標は1マイクロメートルよりやや小さい水準
- 設計図では各色が異なる層を意味し、デバイスは層を1つずつ積み重ねる サンドイッチ型の積層プロセス で形成される
初期プロセス: シリコン準備とドーピング
- 出発材料には シリコンウェハ を使用し、ダイヤモンドスクライブで小さなチップに切断
- シリコンが特定の結晶面に沿って割れやすい性質を利用
- 切断後、表面の異物除去のため アセトン と イソプロパノール ベースの洗浄を実施
- 粒子除去と有機物溶解が目的
- この後で表面をシリコンからガラスに変える工程が続くため、完全な洗浄までは要求されない
- チップを炉に入れ、1,100°C で加熱して表面に3,300オングストロームの酸化膜を形成
- シリコンを酸化してガラス層を成長させる方式
- この酸化膜は後にマスクと保護層の役割を果たす
- ガラス層が形成された表面の上に、まず liftoff resist を塗布して接着層のように活用
- 本来は金属リフトオフ用材料だが、接着層としてもよく機能
- 170°Cで5分ベークを実施
- その上に フォトレジスト をスピンコートし、100°Cで2分ベークを実施
- 厚さは1マイクロメートルよりやや厚い均一な薄膜を形成
- UVとマスクを使って最初のパターンレベルを形成
- マスク開口部を通過した光がフォトレジストを露光
- 現像液で露光部分が除去され、パターンを形成
- 顕微鏡ステッパーシステムがパターンを縮小投影し、ユーザーソフトウェアが焦点と露光を制御
- ロボット装置を使ってより均一な現像を実施
- パターン化したフォトレジストをマスクとしてドライエッチングを実施
- ガラス層を選択的に除去してシリコン表面を露出
- エッチング後、加熱した DMSO でフォトレジストを除去
- 結果として、3,300オングストロームの酸化膜に窓が開いた構造を形成
- 酸化膜の窓を使ってトランジスタの ソースとドレイン を形成
- ソースとドレインはスイッチの入力端子と出力端子の役割を果たす
- ゲートは後で中央領域に形成
- シリコンに リン を導入して該当領域の導電性を向上
- 産業界ではイオン注入も使われるが、コストと装置規模のため適用しない
- 市販品ではなく、自作の phosphorus doped spin-on glass を使用
- テスト片では処理前はマルチメーターで導通確認が難しかった
- 処理後は非常に高い導電性を確認
- 非常に高濃度のドーピングに近い結果を確保
- 本チップにも同じ溶液をコーティングし、徐々に昇温しながらベークを実施
- 溶媒除去とひび割れ・応力防止が目的
- 合成過程で少量のガラス析出物が発生
- 多くは見た目上の現象で大きな影響はないと説明
- 次回はろ過で除去するほうが適切だと説明
- ドーピング深さ予測用の計算機を作り、ドーピングプロファイル のモデリングを実施
- 目標はより浅いプロファイル
- そのため 1,100°C で5分アニールした後、HF でspin-on glassを除去
- 続いて 1,000°C で10分のdrive-inアニールを実施
中間プロセス: ゲート酸化膜とコンタクト
- ソースとドレイン形成後、トランジスタの ゲート領域 とキャパシタ領域の工程を進行
- ガラス層が残っているため、再びliftoff resistとフォトレジストを順に塗布
- チャネル領域は既存のソース・ドレイン間に位置合わせして形成
- 同時に、トランジスタ上部の電荷保存キャパシタ領域も合わせて位置合わせ・露光
- 現像後、HF でソースとドレイン間の中央酸化膜、およびキャパシタ隣接酸化膜を除去
- その位置の酸化膜は厚すぎるため、適切な厚みのゲート酸化膜とキャパシタ酸化膜が必要
- 最重要のチャネル領域洗浄のため piranha clean を実施
- 表面の有機物と大部分の金属を強力に除去する洗浄
- 再び炉に入れてゲート酸化膜とキャパシタ酸化膜を成長
- より高い容量とより良いゲート制御のため、薄い酸化膜を目標
- 950°Cで38分の工程により、200オングストローム、つまり20ナノメートルの酸化膜を形成
- デバイス外部にはより厚い酸化膜を維持
- その後、電気的接続のため酸化膜を選択的に開口する コンタクトカット 工程を実施
- LORとフォトレジストを塗布・ベーク
- コンタクトカットマスクを位置合わせ・露光し、小さな開口部を形成
- HFが開口部を通じてシリコン表面のガラス層を除去し、電気接続経路を形成
仕上げプロセス: 金属蒸着とデバイス完成
- 最終レベルでは、トランジスタ ゲート、電気的コンタクト、キャパシタ電極を作るため金属蒸着を実施
- 再びLORとフォトレジストを塗布・ベークした後、最終マスクを位置合わせ・露光
- これまでの工程が材料除去中心だったのに対し、この段階ではフォトレジスト開口部を ステンシル のように使う方式
- ペイント用ステンシルと似た原理で必要な位置にだけ材料を形成
- 金属には アルミニウム を使用
- スパッタ装置でアルゴンが金属ターゲットを叩き、金属原子を試料表面に蒸着
- 試料端部のテープがあった一部領域を除き、均一にコーティング
- その後、加熱した DMSO でフォトレジストを除去し、リフトオフを実施
- 金属が曲がって剥がれ、目的のパターンだけが残る
- 顕微鏡観察の結果、トランジスタ、キャパシタ、接続部を含む全体の DRAMアレイ構造 を確認
- 断面構造図も初期コンセプト図と対応
- トランジスタが電流の流れを制御し、保存キャパシタを充電してデータビットを保持できる
測定結果と限界
- 室内試験装置と 半導体パラメータアナライザ を使って電気特性を評価
- ナノスケールのデバイスのため、一般的な電線ではなく微細プローブチップ付きのマイクロマニピュレータを使用
- トランジスタ測定では、ゲート電圧に応じて異なる電流カーブを確認
- ゲート電圧によってほぼ電流が流れない状態と、より大きな電流が流れる状態というスイッチ特性を確保
- RAM用途では基本的なオン・オフ動作で十分
- ただし一般的なトランジスタのような電流飽和は見られず、高電圧で電流が増え続ける
- short channel effect の一種である punch through が発生
- ソースとドレイン間距離が1マイクロメートル未満のため、電圧が上がると両領域が事実上つながる
- 電流増加とゲート制御力低下につながる
- 低電圧では動作可能だが、微細化の難しさも明らかになった
- キャパシタは CV plotter で測定
- 電圧を変化させながら容量を測定
- 最大容量は 12.3 pF を記録
- 設計上の理論的理想値である10数pF後半に近い数値
- 個別の DRAMセル として合わせて動作させたとき、トランジスタが保存キャパシタを数百ナノ秒で3Vまで充電
- その後、電圧は時間とともに少しずつ低下
- 約 2msを少し超える時間 しか電荷を保持できなかった
- その後は再充電が必要
- 商用DRAMは 64ms超 の保持が可能
- 今回の設計では、より高頻度のリフレッシュが必要
- 家庭でのRAM製作 自体は初めてだと説明
- 現在は数セルレベルの動作実証段階
- まだPCでDoomを動かせるレベルではない
- 次の段階はセルをつなぎ合わせて より大きなアレイ に拡張する作業
- その後PCと接続する計画
4件のコメント
RAMの値段が上がりすぎて、家で作って使わないといけませんね ^^
コメント欄では
lambを使った言葉遊びをしているみたいですね。放牧型Dラム、羊牧場、牧草飼育、生肉など……
ははは、面白い人たちですね
Hacker Newsのコメント