CTスキャナが386プロセッサのセラミックパッケージ内で発見した驚きの事実
(righto.com)- Intel 386プロセッサは1985年に初の32ビットx86チップとして発売された
- Lumafieldの3D CTスキャンの結果、セラミックパッケージ内に6層の複雑な配線層と、ほとんど見えない側面の金属接続線が隠されていることが確認された
- I/Oとロジック回路用の2つの独立した電源ネットワーク構造を適用して、チップの安定性を高めている
- 製造工程で各ピンを**金めっき（めっき）**処理するため、外部と接続された小さな側面ワイヤが使用されている
- 386パッケージの複雑さは、最新プロセッサパッケージと比較しても有意な技術的進歩と評価される
386プロセッサのセラミックパッケージの内部構造解析
386プロセッサ紹介および外観
- 1985年にIntelが発売した386プロセッサは、x86ラインの最初の32ビットチップである
- チップは132本の金メッキピンが下部に突き出た正方形のセラミックパッケージに封入されている
- 外観は単純に見えるが、内部には予想外に複雑な構造が存在する
CTスキャンによる内部構造の発見
- Lumafieldで実施した3D CTスキャンにより、セラミックパッケージ内に6層の複雑な配線層があることが確認された
- チップ空間には、パッケージ側面に接続されるほぼ見えないメタルワイヤーが隠されている
- I/OとCPUロジック回路向けの独立した電源およびグラウンドネットワークが内部に構成されている
セラミックパッケージとパッド、ワイヤリング
- 386パッケージには、ダイ周辺に2段（2-tier）の金属接点が配置されている
- ボンドワイヤーの直径は約35μmで、髪の毛より細い
- ボンドワイヤーを介して、ダイ-パッド-ピン-マザーボード間の信号と電力が階層的に接続されている
- 内部は、セラミック素材の6層プリント基板に似た構造を持つ
セラミック製造および電極構造
- 製造は柔軟なセラミックグリーンシート（接着剤混合）から始まり、ビアホール切断とワイヤ形成を経る
- 複数枚を積層し、高温で焼成して堅牢な構造を形成する
- ピンと内部接点は金メッキ処理後、金ボンドワイヤーでダイを接続し、金属キャップをはんだ付けして完成する
- テストおよびラベル付け工程を経て出荷される
配線層（信号層/電源層）の構造
- 信号層：パッケージのシェルパッドとピンを金属トレースが接続し、ボンドワイヤーでダイに接続する
- 電源層：単一の導電面（プレーン）に多数のビアホールとピンビアが構成されている
- 電源層と信号層の間には、さまざまなビア接続が存在し、配線の階層的インターフェースを形成する
メッキ用側面ワイヤ（Electroplating Contacts）
- 製造工程で全ピンを陰極にして金めっきするため、各ピンは個別にパッケージ側面まで伸びた小さなワイヤで接続される
- このワイヤはパッケージの角付近でかろうじて識別可能で、CTスキャンによって内部接続構造を視覚的に確認できる
電源ネットワークの二重化
- 386の**20ピン（Vcc）と21ピン（Vss）**は、それぞれ+5V電源とグラウンドに接続されている
- I/Oとロジック回路の電源・グラウンドを分離し、I/O動作時の電圧変動がロジック回路に流入するのを防ぐ
- マザーボードでは同じ電源を使用するが、デカップリングコンデンサーが電圧スパイクを抑制してロジック回路の安定性を確保する
No Connect（NC）ピンの用途
- 386パッケージには8つのNC（接続なし）ピンが存在する
- ダイには接続パッドがあるが、一部は実際にボンドワイヤーがない
- これらのNCパッドは、テスト工程で内部信号へのアクセスに使われる可能性がある
- 1つのNCピンは実際に接続されており、このピンを通じて特異な信号観測が可能となる場合がある
ダイ内パッドのピンマッピング
- 従来のDIP構造とは異なり、PGA（ピングリッドアレイ）の場合、ピンとパッドのマッピングが不明瞭
- CTデータの分析により、ダイの各パッドと外部ピンの接続関係を追跡した
- この情報は、外部にはほとんど公開されていなかった内容である
Intelパッケージングの歴史と変化
- 初期Intelプロセッサは、ピン数の制約と小型パッケージにより性能が制限されていた
- 386からは132ピンのセラミックパッケージを通じて、拡張性・性能・放熱性能が改善された
- しかしセラミックパッケージの価格がダイ価格を上回るようになると、安価で大規模生産が容易な**プラスチックパッケージ（PQFP）**版も導入された
- 最新プロセッサは**2049個のボールバンプ（BGA）または7529接点（LGA）**などで、接続数が急増している
結論
- 386パッケージは表面上単純に見えるが、電気メッキ接点、6層配線、二重電源ネットワークなどかなり複雑な技術が適用されている
- 現代プロセッサのパッケージ内部にはこれよりもより多くの隠れた構造と技術的な秘密が存在する
1件のコメント
Hacker News コメント
以前にもよく見かける話です。私はCAD、FEA、実験テストを使って、このパッケージの熱-機械的な繰り返し疲労特性を分析したことがあり、結果としてほとんどの場合は大きな問題ではないことが分かりました。ただし、博物館で旧式のPCを毎日電源オン/オフするのはおすすめしません
CTスキャニングへの疑問でこの投稿を書きました :-)
kens - おそらくピン配列はマザーボード上のトレース設計を簡単にするために決められたものだと思います。実際にそうだったのか気になります
ハイブリッドパッケージングの情報を公開してくれた人がいてうれしいです。こうした幅広い背景情報は新入社員エンジニアにとても役立ちます。このワイヤリングは旧式の軍用ハイブリッドより複雑ではなく、6レイヤーとはいえモノリシックは1つだけです
1989年ごろコンピュータ見本市に行った時、父が386 DX 25MHz、4MB RAM、40MB HDDを搭載したPCを買ってくれました。私が使っていたTandy 286 16MHzよりはるかに良いアップグレードで、25MHzは当時少し有名なモデルで、33MHzは本当に大ヒットでしたが高価でした。コンピュータ見本市は楽しい経験でした
16ピンにこだわり、多くのピン使用を嫌っていた過去のエピソードは本当に印象的です。その後成功した会社でも、最初から常に正しい判断をしてきたわけではなかった点が興味深いです。奇妙で有害な前提があったものの、最後は合理性が勝つ方向へ変わったのがポイントだと思います
“Signals”レイヤー2のCT画像が“Intel Inside”ロゴの背景として使われていたら、その時代の美学がよく伝わっていたと思います。このkensの作業で、抽象的な疑問を解いているうちに偶然美しい構造を見つけるのは最高です。作業に感謝します
私にとって、この古いセラミックパッケージはチップ設計美学の極みです
386で“NC”（No Connect）と記載された8本のピンのうち、Cyrix 486DLCが7本も使っていた点は興味深いです
A20M#(F13): メインボードが対応していれば、全メモリをL1キャッシュ化でき、最初の64KBを除外する必要がない
FLUSH#(E13): L1フラッシュ用にハックなしで、メインボード対応なら使用可能。以前はこのハック（BARBモード）が賢く見えたが、当時は全員がSound BlasterでDMAを使っており、ゲーム中はキャッシュが常に無効化されていた
RPLSET(C6)、RPLVAl(C7): L1キャッシュ状態のデバッグ用
SUSP#(A4)、SUSPA#(B4): サスペンド対応、INT/NMIでウェイクアップ。ノートPCに有用
驚くべきことに、No Connectのうち1つ(B12)には実際にボンドワイヤーが付き、そのピンをCyrixはKEN#入力（L1キャッシュ有効化）に使っています。Intel CPUでたった1本のNCピンが実際には出力になっており、Cyrixはそれをキャッシュ有効化のためにLowへドライブするよう設計しました
A0、A1アドレスピンはどこにあるのでしょうか