- FPGA N64プロジェクトは、5年にわたる開発期間を経て、ほぼ完成段階に入っており、中核部分はほぼ完全に開発済み。
- CPUデザインは標準MIPS命令向けのフルパイプラインを備え、インターロックとバイパス機能はテストされ、動作が確認されている。
- CPUはTLB、FPU、キャッシュコアなしで最大150MHzまで動作可能で、他のコアの目標は120MHz。
- 64ビットパイプラインと64ビットレジスタは完全に動作しており、64ビットのロードとストアも完全に機能する。
- TLBコアとFPUコアは完成してテスト済みで、FPU ALUはFPGAロジックを単純化するため、主要なALUパイプラインから分離されている。
- デュアルクロックのキャッシュメモリにより、RCPコアクロックとは独立してCPUをオーバークロックできる。
- 命令キャッシュは完成して動作しており、CPUインターフェースはボトルネックを取り除く64ビット幅のデータバスで動作できるようになっている。
- バスデザインは、128ビットのRAMアクセス / DMAチャネル、32ビットアドレスおよびデバイスへのレジスタアクセス、さらにRDP/VIのZバッファおよびColor alpha拡張ビットに対する64ビット拡張ビットアクセスを備えている。
- MIPSインターフェースは、レジスタとローカルメモリへの標準アクセスを提供し、DMAチャネル経由のRAMアクセスも提供する。
- PIF/SIインターフェースではコントローラー入力が動作しており、メモリパックとランブルパックへの対応も完了している。
- RAMコントローラーは完全なレジスタ設定を備え、MIG7 RAMコントローラーに対して同時読み書きが可能。
- RSPコアは完成しており、完全なDMA、Imem、Dmemが完成し、動作している。
- RDPコアは完成しており、パイプラインは設計・テスト済みで、メモリインターフェースも構築されている。
- ビデオコアは動作するスケーリングユニットとHDMIコアを備え、DMAも完全に動作している。
- オーディオコアはHDMIポート経由で音声を送信し、DACコントローラーも確認済み。
- このプロジェクトは完全に作者自身によって書かれており、コア制作に関する流出はなかった。
- 作者は、テストとソースコードアクセスのためにN64BrewチームとDecompilerチームへ謝意を示している。
1件のコメント
Hacker Newsのコメント
inlineの使用は性能に悪影響を与える可能性があります。