インテル、サムスン、TSMC、3D積層トランジスタを実演

インテル、サムスン、TSMC、3D積層トランジスタを実演

• 今週のIEEE国際電子デバイス会議で、TSMCはCMOSチップに必要なロジックを積層したCFET（Complementary FET）を公開した。
• CFETはムーアの法則のロードマップにおける次の段階にあたり、インテル、サムスン、TSMCはいずれもこの技術を製造できることを実演した。

GN⁺の意見

• この記事は、半導体業界の先頭を走る企業がムーアの法則に沿って引き続き技術的進歩を遂げていることを示している。
• 3D積層トランジスタ技術であるCFETは、チップの性能と効率を向上させる可能性を持っており、技術の進歩に関心のある人々にとって興味深いニュースだ。
• こうした技術進展は、スマートフォン、コンピューター、データセンターなど多様な電子機器の性能向上に寄与すると見込まれ、日常生活にも直接的な影響を与える可能性がある。

[GN⁺]

Hacker Newsの意見

• この業界を長年にわたって好奇心旺盛な観察者として見ているのは面白い。ときどきムーアの法則が障害物にぶつかり、一部の専門家はこれを限界に達した明確な兆候だと見る一方で、別の人たちは、すでにトランジスタ当たりの価格が上昇しているのだからムーアの法則は死んだと主張する。さらに別の人たちは物理的限界を挙げ、特定のナノメートル以下は不可能だと見る。Intel がこの10年間ほぼ独占的な地位を享受して怠けており、TSMC の紫外線技術に驚かされたという主張もある。逆に、Jim Keller のように実際に「ソーセージがどう作られるか」を知っている人たちは、私たちはいかなる主要な根本的限界にも近づいておらず、今後数年間で少なくとも1000倍の改善を期待できると熱っぽく語る。いずれにせよ、こうした予測がジェットコースターのように変動する一方で、数十年にわたって継続的な成長を遂げる分野を見るのは本当に面白い。
• ここで興味深い点の1つは、48 - 50nm の「デバイスピッチ」を持っていることで、これは XY 平面におけるトランジスタは小さいが、「5nm」や「3nm」よりはるかに大きいピッチ幅を持つことを意味する。チップ製造に慣れた人たちはこれを知っているが、チップ製造への深い理解がない人たちは、しばしば 5nm 間隔でトランジスタを配置できると誤解する。密度の面では、同じ空間におけるトランジスタ総数はおよそ30 - 40%増やせる可能性がある。Intel のインバータ設計を見ると、深さを2倍にする意思があるなら、非常にコンパクトな DRAM セルを作れそうに見える。8GB の ECC DDR メモリを搭載したチップレットは、同社のプロセッサや高級 FPGA アーキテクチャに有用だろう。
• 半導体についての一般的な疑問: なぜトランジスタ密度よりも製造コスト（計算/ドル）を重視しないのか? CPU は特別に大きいわけではない。私のコンピュータの CPU は、体積で言えばスプーン数杯ほどかもしれない。では、計算が広く分散していると（たとえば通信速度のせいで）あまり有用ではないのだろうか?
• ここで何か見落としているのかもしれないが、熱の問題はもっと大きくならないだろうか? 現在でも、比較的薄いチップの表面から熱を取り除くためにかなり強力な冷却ソリューションを使っている。チップがより立体的になったら、内部をどうやって冷却するのだろう?
• ストレージでは、2D MLC および TLC NAND から 3D TLC スタッキング（そしてひどいことにさらに高ビット化したもの）へ移行する中で、メモリの寿命サイクルを実際に短くする妨害要因が導入された。セルを読むとき、電圧が隣接セルの状態を変えてしまい、その状態を維持するために強制的に再書き込みしなければならず、つまりデータを読むことでディスクの寿命サイクルが縮む。私たちはひどい製品を売りつけられている。問題について少し理解している範囲では、垂直スタックを通るトラックを分離するためにより大きな表面積を使うことで解決されるはずだ。これは 2D 設計の表面積と同等だが、複雑さはより大きくなるだろう。もっとも、遅延を追加して問題を緩和しようとする（解決はしない）論文[1]も読んだ。だから今、プロセッサについてのこのニュースを読んで、この技術で作られたプロセッサによって最終ユーザーがどのような不便を被るのか気になっている。コンピューティングの信頼性や脆弱性などだ。私はトランジスタレベルでのプリフェッチ問題を想像しながら脆弱性について書いているだけで（純粋に私の想像と推測だが）、もしこれが将来実際に起きるなら、メーカーが任意にレイテンシを増やしたり何か別のものを導入したりして、コンピューティング性能を10年前の水準に戻すパッチを出すこともあり得るように思える。そしてもちろんコンピューティングの信頼性だ。こうしたことを避けるための対策は取られているのだろうか? そうでないなら、将来の法廷のためにここに私のコメントを残しておく。
• チップを水平方向にこれ以上大きくできなくなると、私たちはトランジスタを垂直方向に積み上げる。まるで高層ビルを再発見したかのようだ。
• 小さなスタートアップの thruchip.com は、10年前に 3D スタッキングをやっていた。
• この技術から私たちが期待できる現実世界での成果は何だろう? 誰かわかる?
• 依然として GAA チャネルなのだから、チャネル長は最新の 3nm ノードと同じなのか?
• これは GHz を引き上げるのか、それとも単にコア数を増やすだけなのか?