- 家庭用機材と自作プロセスで DRAMセル を製作し、トランジスタとコンデンサを組み合わせた RAMの基本構造 の動作を確認
- シリコンウェハーの切断、酸化膜形成、フォトリソグラフィ、ドライエッチング、リン・ドーピング、ゲート酸化膜成長、コンタクトカット、アルミニウム蒸着 まで半導体プロセスを段階的に実施
- 完成した素子の測定では、ゲート電圧に応じて電流が変化する スイッチ特性 と最大 12.3 pFの容量 を確認
- 個別のDRAMセル動作では、保存コンデンサを数百ナノ秒以内に3Vまで充電し、電荷は 2msを少し超える時間 保持された後、再充電が必要
- 商用DRAMの64ms超の保持時間には及ばず、punch through のような微細化限界も明らかになったが、自宅製の小型 RAMアレイ拡張 の出発点を確保
DRAMの構造と製作目標
- DRAMセル は、行と列で構成されたアレイの各交点に トランジスタ と電荷保存コンデンサを配置する構造
- トランジスタはスイッチの役割を果たす
- コンデンサはバッテリーのように電荷を保存して1ビットの情報を保持
- トランジスタをオンにするとコンデンサが充電され、再びオンにして読み出すと電荷が逆方向に流れて検出できる
- 読み出し過程でコンデンサの電荷が失われるため、定期的な リフレッシュ が必要
- 製作対象は、後で連結できる 5x4アレイ レイアウトをベースにした小型構造
- 各交点にトランジスタとコンデンサを配置
- 最終目標のトランジスタのゲート長は1マイクロメートルよりわずかに小さい水準
- 設計図で各色は異なる層を意味し、素子は層を1つずつ積み重ねる サンドイッチ型の積層プロセス で形成される
初期工程: シリコン準備とドーピング
- 出発材料として シリコンウェハー を使用し、ダイヤモンドスクライブで小さなチップに切断
- シリコンが特定の結晶面に沿ってきれいに割れる性質を利用
- 切断後、表面の異物除去のため アセトン と イソプロパノール ベースの洗浄を実施
- 粒子除去と有機物の溶解が目的
- その後、表面をシリコンからガラスに変える工程が続くため、完全な洗浄までは求められない
- チップを炉に入れて 1,100°C で加熱し、表面に3,300オングストロームの酸化膜を形成
- シリコンを酸化してガラス層を成長させる方式
- この酸化膜は後にマスクと保護層の役割を果たす
- ガラス層が形成された表面の上に、まず liftoff resist を塗布して接着層のように活用
- 元は金属リフトオフ用の材料だが、接着層としてもよく機能する
- 170°Cで5分ベークを実施
- その上に フォトレジスト をスピンコートし、100°Cで2分ベークを実施
- 厚さは1マイクロメートルよりわずかに厚い均一な薄膜を形成
- UVとマスクを使って最初のパターンレベルを形成
- マスク開口部を通過した光がフォトレジストを露光
- 現像液で露光された部分が除去され、パターンを形成
- 顕微鏡ステッパーシステムがパターンを縮小投影し、ユーザーソフトウェアがフォーカスと露光を制御
- ロボット装置を使ってより均一な現像を実施
- パターン化したフォトレジストをマスクとしてドライエッチングを実施
- エッチング後、加熱した DMSO でフォトレジストを除去
- 結果として、3,300オングストローム酸化膜に窓が開いた構造を形成
- 酸化膜の窓を利用してトランジスタの ソースとドレイン を形成
- ソースとドレインはスイッチの入力端子と出力端子の役割を持つ
- ゲートは後で中央領域に形成される
- シリコンに リン を導入して該当領域の導電性を向上
- 産業界ではイオン注入も使われるが、コストと装置規模のため適用しない
- 市販品の代わりに自作の phosphorus doped spin-on glass を使用
- テスト片では処理前にはマルチメーターで導通確認が難しかった
- 処理後には非常に高い導電性を確認
- 非常に高レベルのドーピングに近い結果を確保
- 本チップにも同じ溶液をコーティングし、徐々に昇温しながらベークを実施
- 合成過程で少数のガラス析出物が発生
- 大半は見た目上の現象で大きな影響はないと言及
- 次回はろ過で除去するほうがより適切だと述べている
- ドーピング深さ予測用の計算機を作って ドーピングプロファイル のモデリングを実施
- そのため 1,100°C で5分アニールした後、HF でspin-on glassを除去
- 続いて 1,000°C で10分のdrive-inアニールを実施
中間工程: ゲート酸化膜とコンタクト
- ソースとドレイン形成後、トランジスタの ゲート領域 とコンデンサ領域の工程を進行
- ガラス層が残っているため、再びliftoff resistとフォトレジストを順次塗布
- チャネル領域は既存のソース・ドレイン間に位置合わせして形成
- 同時にトランジスタ上部の電荷保存コンデンサ領域も一緒に位置合わせ・露光
- 現像後、HF でソースとドレインの間の中央酸化膜、およびコンデンサ隣接酸化膜を除去
- その位置の酸化膜が厚すぎるため、適切な厚さのゲート酸化膜とコンデンサ酸化膜が必要
- 最重要であるチャネル領域の洗浄のため piranha clean を実施
- 再び炉に入れてゲート酸化膜とコンデンサ酸化膜を成長
- より高い容量とより良いゲート制御のため、薄い酸化膜を目標とする
- 950°Cで38分の工程により200オングストローム、すなわち20ナノメートルの酸化膜を形成
- 素子外部にはより厚い酸化膜を維持
- その後、電気的接続のため酸化膜に選択的な開口を作る コンタクトカット 工程を実施
- LORとフォトレジストを塗布・ベーク
- コンタクトカットマスクを位置合わせ・露光して小さな開口部を形成
- HFが開口部を通ってシリコン表面のガラス層を除去し、電気接続経路を形成
仕上げ工程: 金属蒸着と素子完成
- 最終レベルでは、トランジスタ ゲート、電気的コンタクト、コンデンサ電極を作るための金属蒸着を実施
- 再びLORとフォトレジストを塗布・ベークした後、最終マスクを位置合わせ・露光
- それまでの工程が材料除去中心だったのに対し、この段階ではフォトレジスト開口部を ステンシル のように使う方式
- ペイント用ステンシルに似た原理で必要な場所にだけ材料を形成
- 金属には アルミニウム を使用
- スパッタ装置でアルゴンが金属ターゲットを叩き、金属原子を試料表面に堆積
- 試料端部のテープがあった一部領域を除いて均一にコーティング
- その後、加熱した DMSO でフォトレジストを除去してリフトオフを実施
- 顕微鏡観察の結果、トランジスタ、コンデンサ、接続部を含む全体の DRAMアレイ構造 を確認
- 断面構造も初期の概念図と対応
- トランジスタが電流の流れを制御し、保存コンデンサを充電してデータビットを保持できる
測定結果と限界
- 室内試験装置と 半導体パラメータアナライザ を使って電気特性を評価
- ナノスケール素子のため、一般的な電線の代わりに微細なプローブ先端付きマイクロマニピュレータを使用
- トランジスタ測定では、ゲート電圧に応じて異なる電流曲線を確認
- ゲート電圧により、ほとんど電流が流れない状態と、より大きな電流が流れる状態というスイッチ特性を確保
- RAM用途では基本的なオン・オフ動作で十分
- ただし、一般的なトランジスタのような電流飽和は現れず、高い電圧で電流が増え続ける
- short channel effect の一種である punch through が発生
- ソースとドレイン間距離が1マイクロメートル未満のため、電圧が上がると両領域が事実上接続
- 電流増加とゲート制御力の低下につながる
- 低電圧では動作可能だが、微細化の難しさも示された
- コンデンサは CV plotter で測定
- 電圧を変化させながら容量を測定
- 最大容量は 12.3 pF を記録
- 設計した理論上の理想値である10数pF後半に近い数値
- 個別の DRAMセル として動作させたとき、トランジスタが保存コンデンサを数百ナノ秒以内に3Vまで充電
- その後、電圧は時間とともに少しずつ低下
- 約 2msを少し超える時間 だけ電荷を保持
- その後は再充電が必要
- 商用DRAMは 64ms超 の保持が可能
- 自宅でのRAM製作 自体は初めてだと述べる
- 現在は数セル規模での動作実証段階
- まだPCでDoomを動かせるレベルではない
- 次の段階はセルをつなげて より大きなアレイ へ拡張する作業
4件のコメント
RAMの値段が上がりすぎて、家で作って使わないといけませんね ^^
Hacker Newsのコメント
コメント欄では
lambを使った言葉遊びをしているみたいですね。放牧型Dラム、羊牧場、牧草飼育、生肉など……
ははは、面白い人たちですね