200億ドル規模の半導体Fabはどう建設されるのか
(construction-physics.com)- 半導体はトランジスタ1個あたりのコストを極限まで下げた一方で、それを作るFab建設費は100億〜200億ドル以上に膨らみ、AI・モバイル・コンピューティングのサプライチェーンにおけるボトルネックとなっている
- チップ製造はシリコンウェハー上で層形成、パターニング、ドーピング、熱処理を繰り返し、FEOL素子とBEOL金属配線を積み上げる方式であり、先端プロセスでは80枚以上のマスクと数千の工程が必要になることもある
- 現代のFabはクリーンルーム、サブFab、インタースティシャル空間、外部支援設備が組み合わさった巨大システムで、粒子・振動・電力・ガス・超純水まで同時に制御しなければならない
- 新しいFabの費用の70〜80%はプロセス装置が占め、ASMLのEUVのようなリソグラフィ装置は1台あたり数億ドル規模で、リソグラフィだけで全体費用の約20%を占めると推定される
- プロセスノードが進むほど装置価格、マスク枚数、自動化要件がそろって増加し、この負担によって先端製造はTSMC、Samsung、Intelのような少数企業とfabless-foundry構造へ集中している
トランジスタは安くなったがFabは高くなった
- 半導体はPC、インターネット、携帯電話、AIの発展の基盤となってきており、GPUは大規模な行列演算によってAI技術の進展に重要な役割を果たしている
- Moore’s Lawに従って、トランジスタは小型化し低価格化してきた
- 1954年のTR-1トランジスタラジオは4個のトランジスタを使用し、1個あたりの価格は2.50ドル、2024年換算では29.03ドルだった
- AMD Ryzen 9 7950X3Dは99億個のトランジスタを含み、650ドルで販売されているため、トランジスタ1個あたり約0.000000066ドルとなる
- 1950年代以降、トランジスタのコストは約3億分の1に低下した
- それとは逆に、製造施設のコストは急騰している
- 1960年代後半〜1970年代前半のFabは約400万ドル、2024年換算で約3,100万ドル規模だった
- 現代のFabは100億〜200億ドル以上になることがある
- IntelのアリゾナFab 2基はそれぞれ150億ドル、Samsungのテイラー（テキサス州）Fabは250億ドルと見込まれている
- Moore’s Second LawまたはRock’s Lawは、半導体Fabのコストが4年ごとに倍増するという観察を示している
- 現代のチップ構造は幅約50nmで、人間の髪の毛の太さの約1/2000に相当する
- 材料は数原子の厚さしかない層として配置される
- ほこり1粒、電圧のわずかな変動、小さな汚染でも生産失敗につながる可能性がある
- しかもこの条件を、研究室ではなく毎年数億個のチップを生産する工場で維持しなければならない
チップはFEOLとBEOLの層を積み上げて作る
- コンピュータチップは複数の層から成る構造物である
- 下部の**FEOL(front end of line)**領域には、トランジスタ、コンデンサ、抵抗、ダイオードのようなシリコンベースの素子がある
- 上部の**BEOL(back end of line)**領域には、素子同士を接続する微細な金属配線層が置かれる
- Intelの現在のプロセスは15層の金属配線で構成されている
- 異なる層同士は絶縁体である誘電体によって分離される
- 層間接続はviaと呼ばれる穴を通じて行われる
- チップは高純度シリコンウェハーの上に材料を追加し、一部を除去し、再び材料を追加または修正する工程を繰り返して作られる
- この製造方式は、1959年にFairchild SemiconductorのJean Hoerniが発明した**プレーナープロセス(planar process)**であり、集積回路と現代のコンピュータ技術を可能にした
4つの中核工程
-
層形成
- **層形成(layering)**は、ウェハー表面に非常に薄い材料層を追加する工程である
- 層の厚さは1nm未満、髪の毛の太さの1/100,000に相当するほど薄くなることがある
- 絶縁体、導体、半導体材料が工程段階に応じて使われる
- 主な方法には熱酸化、化学気相成長(CVD)、スパッタリングがある
- 現代の原子層堆積は、原子1層ずつ積み上げられるほどの精度を提供する
-
パターニング
- **パターニング(patterning)**は、ウェハー上に特定のパターンを刻み、必要な部分の材料を選択的に除去する工程である
- 現代の半導体ではフォトリソグラフィが用いられる
- ウェハーに感光材であるphotoresistを塗布し、パターンが刻まれたmaskを通して特定波長の光を照射する
- stepperまたはscannerがmaskをウェハー上で移動させながら、数百のチップ領域を露光する
- 露光後にphotoresistを現像し、湿式または乾式エッチングで露出した材料を除去する
- 湿式エッチングではフッ化水素酸のような液体化学薬品を、乾式エッチングではプラズマ化したフッ素のようなガスを用いる
-
ドーピング
- **ドーピング(doping)**は、半導体材料にごく少量の不純物を入れて電気伝導性を変える工程である
- シリコンにリンやヒ素のようなV族元素を入れると、自由電子の多いn型半導体が作られる
- ホウ素のようなIII族元素を入れると、正孔の多いp型半導体が作られる
- p型とn型のシリコンを適切に配置すると、トランジスタのような素子を作ることができる
- 初期には拡散方式が主に使われていたが、今日ではドーピングは主にイオン注入で行われる
-
熱処理
- 熱処理は、ウェハーを加熱または冷却して望ましい材料特性を得る工程である
- イオン注入はシリコン結晶構造に損傷を与えるため、急速熱アニールでこれを修復する
- 熱ランプが数秒でウェハーを1,000度以上まで加熱し、その後ゆっくり冷却しながら結晶構造を回復させる
- リソグラフィでも液体photoresistを焼成・硬化させるために熱が使われる
補助工程が複雑さを増大させる
- **CMP(chemical mechanical polishing)**は、複数の層を積み上げる過程で蓄積する表面の高さの差を減らすため、ウェハー表面を平坦化する
- エッチングで作った穴を材料で埋めた後、上部の材料を研磨して除去するときにも使われる
- 洗浄は、微細粒子によるチップ不良を防ぐために繰り返し行われる
- 現代のFabでは、ウェハーは生産中に200回以上洗浄されることがある
- 溶剤と超純水が使われる
- **計測(metrology)**は、工程中の複数の地点でウェハーを測定し、製造ミスや欠陥を確認する
- 初期の集積回路は5〜10枚のmaskと数十工程で作れたが、現代の先端チップは80枚以上のmaskと数千の個別工程を必要とすることがある
- 工程が終わったウェハーは組立・パッケージング工程へ移る
- ウェハーを個別のチップに切り分ける
- チップを配線やほかのチップに接続する
- 保護コーティングで包む
- パッケージングはFab内または別施設で行われることがある
ナノメートル製造には極端な制御が必要
- 一般的な製造にはある程度の許容誤差があるが、半導体製造では許容誤差がほとんど存在しない
- 数nmサイズのトランジスタを作るには、従来の製造より数十万倍高い精度が必要になる
- 微小な粒子1つで接続が短絡してチップ全体が台無しになり、数個の原子が間違った位置にあるだけでも工程が失敗することがある
- Bell Labsの1940年代の半導体研究では、研究者が銅製のドアノブに触れた後、手で移したごく少量の銅原子が材料を壊す原因だと確認された事例がある
- Intelは、小さな装置変更でも新Fabの歩留まりを数カ月あるいは数年にわたって低下させうることを発見した
- これを防ぐために**Copy EXACTLY!**プロセスを導入した
- 新Fabは既存Fabと可能な限り同一に作られ、壁のペンキの色やブランドまで合わせた
現代Fabの基本構造
- 現代の半導体Fabは一般に4つのレベルで構成される
- プロセスが実際に行われるクリーンルーム
- クリーンルーム下のサブFab
- クリーンルーム上で空気を再循環させるファンとフィルターを備えたインタースティシャル空間
- 外部支援設備
- クリーンルームにはASMLのEUVリソグラフィ装置、化学気相成長装置、イオン注入装置、洗浄・エッチング用のwet benchといったプロセス装置が配置される
- 装置メーカーはASML、Lam Research、Applied Materials、Tokyo Electronのような少数の専門企業で構成される
- 主要なプロセス装置は500万〜1,000万ドル規模になることがあり、一部は1億ドルを超える
- ASMLの最先端フォトリソグラフィ装置はほぼ4億ドルに達する
- 現代のロジックFabは月4万〜5万枚のウェハーを生産でき、メモリFabは月12万枚まで生産できる
- この生産量のために1,000台以上のプロセス装置が必要になることもある
クリーンルームと自動搬送
- 半導体Fabは通常、Class 10またはClass 100クリーンルームとして建設される
- 空気1ft³あたり0.5マイクロン以上の粒子は最大10個または100個しか許容されない
- 一般住宅では1ft³あたり約50万個の粒子がある
- 手術室は約10万個レベルである
- クリーンルーム天井のHEPAまたはULPAフィルターが空気を下方へ押し出し、床を通じてサブFabへ回収した後に再循環させる
- クリーンルームは外部より陽圧を維持し、外部粒子の流入を防ぐ
- 空気交換は1時間に数百回行われ、一般オフィスの1時間あたり5〜10回を大きく上回る
- 大型Fabのクリーンルームは50万〜100万ft²以上に及ぶことがあり、HVACシステムも巨大になる
- メーカーはクリーンルーム全体を極端に清浄化する代わりに、ウェハー周辺をより強く隔離する
- ウェハーは**FOUP(front opening unified pod)**という密閉ポッドで移動する
- プロセス装置自体も密閉されたミニ環境を形成する
- あるTSMCのFabでは、Class 100クリーンルーム内でウェハーをClass 0.1のミニ環境で扱っている
- FOUPは天井レールベースの自動搬送システムでプロセス装置間を移動する
- 一部の既存Fabは床ベースの無人搬送車を使用している
- 1枚のウェハーが全工程を通過するのに数カ月かかることがある
- どの時点でも数万枚のウェハーが生産工程のさまざまな段階にある
- ウェハーは工程中に何マイルも移動することがある
- 保管中のFOUPは汚染防止のため窒素パージされることがある
振動、電磁気、電力まで制御する工場
- プロセス装置は振動に非常に敏感で、大きな騒音でさえ製造プロセスに悪影響を与えうる
- Fabは空港、鉄道、混雑した高速道路のような外部振動源から離れた場所に建設されるのが一般的である
- ある事例では、Fab建屋から400ft離れた排気口がクリーンルーム床の許容不能な振動の原因だった
- Fabは一般建物より100倍の機械エネルギーと50倍の気流を吸収しながら、人が感知できるレベルを何桁も下回る振動を維持しなければならない
- クリーンルーム床は通常、厚さ2〜4ftの深いコンクリート製ワッフルスラブで作られる
- 密な柱で支えて剛性を高める
- その上に配管やケーブル用の金属二重床を設置する
- プロセス装置は作業者の足音による振動を避けるため、別個の台座に置かれることがある
- リソグラフィ装置のような敏感な装置は、能動振動減衰装置を必要とする場合がある
- 地震活動のある地域では、地震ダンパーや特殊基礎によって建物を周囲の土壌から分離する方式が使われることがある
- ほかの干渉源も制御対象となる
- リソグラフィ領域ではphotoresistの露光を防ぐため特別な黄色照明が使われる
- 静電気の蓄積を防ぐため帯電防止材料が使われる
- 電磁干渉を減らすために装置シールドとEMF源の最小化が必要となる
- 停電対策として予備発電機と無停電電源装置が使われる
- 温度と湿度は狭い範囲内に維持されなければならない
- セキュリティ目的のRFシールドが設計されることもある
サブFabとユーティリティ設備
- サブFabはクリーンルームの下でプロセス装置を支える設備層である
- EUVリソグラフィ装置は、クリーンルーム内の装置本体だけでなく、下層にCO₂レーザーと真空ポンプを必要とする
- イオン注入装置やスパッタリング装置も真空を必要とし、大型Fabは数千台の真空ポンプを持つことがある
- Fabでは多様な高純度化学物質とガスが使われる
- 窒素はFOUPやプロセス装置のパージ・洗浄に使われる
- 酸素は酸化炉と除害装置に使われる
- アルゴンはプラズマ反応に使われる
- 水素はEUV装置の洗浄に使われる
- 一部の化学物質では99.9999999%の純度が要求される
- 配管は非常に大規模かつ複雑で、一部は直径10ftに達することもある
- 毒性・危険物質には特別な取り扱いが必要である
- ホスフィンとアルシンはドーピングに使われる高毒性物質である
- シランは一部のCVD工程で使われ、空気に触れると自然発火する可能性がある
- CVDチャンバー洗浄に使われる三フッ化塩素は、濡れた砂さえ燃やせるほど反応性が高い
- 排ガス処理のために複数の独立した排気システムが必要になる
- 副生成物、特にアンモニアが互いに反応しないよう分離する
- 除害装置とスクラバーが有害物質を除去する
- サブFabには電気盤、変圧器、ファン、空調機、チラー、RF発生器、熱交換器なども配置される
- 配管や装置も一般製造よりはるかに厳しい基準を要求される
- ステンレスやテフロンコーティングが使われる
- 配管内部は粒子放出と汚染物蓄積を減らすため電解研磨される
- 漏れと汚染を減らすためorbital weldingが使われる
- 装置や材料はクリーンルームで製造され、プラスチックバッグで二重包装されて現場へ運ばれることがある
水、ガス、電力、建設規模
- 大型プロセス装置をクリーンルームへ搬入するには、数万ポンドを持ち上げられる産業用エレベーターが必要になる
- 大型ロジックFabは1時間あたり5万m³の窒素を使用することがあり、窒素・酸素・アルゴンを生産する空気分離設備を敷地内に置くこともある
- ウェハー洗浄とCMPには大量の超純水が必要である
- 大型Fabは1日に数百万ガロンの超純水を使用することがある
- これは5万人規模の都市が使う水量に近い
- 超純水の製造には別個の専門設備が必要である
- 大型Fabは約100MWの電力を必要とすることがあり、これは大型原子炉の出力の10%程度に相当する
- 電力や水の供給を地域ユーティリティが保証できず、Fabが中止または移転された事例もある
- プロセス条件を維持するため、粒子レベル、圧力、不純物レベルなどを監視するセンサーが数万個使われる
- 大型Fabは数十万ft²のクリーンルームと数百エーカーの敷地を持つことがある
- 建設には数万トンの構造用鋼材と数十万yd³のコンクリートが必要になる
- Intelは、自社FabがBurj Khalifaの2倍のコンクリートとEiffel Towerの5倍の金属を使用すると述べている
- 建設には特殊訓練を受けた数千人の人員が必要になる
- IntelのマクデブルクFabはピーク時に9,300人以上を必要とすると見込まれている
- TSMCのアリゾナFabは12,000人を投入している
- 作業者はclean constructionプロトコルに従わなければならない
- 溶接ヒュームを除去する装置を使用する
- 現場で切断した部位の縁をエポキシ塗料で塗装し、粒子放出を防ぐ方式が使われた事例がある
- 配管や機械設備は現場外でプレハブ化してから設置されることがある
装置設置と歩留まり立ち上げ
- クリーンルームで陽圧を維持できる段階であるblow downに達すると、プロセス装置の設置が始まる
- 装置は複数の部品に分かれて到着し、長期間かけて慎重に組み立てられることがある
- ASMLの先進EUV装置は40個の貨物コンテナ、20台のトラック、3機の貨物機で輸送される
- プロセス装置は非常に繊細で、落下や衝突が起きると遅延や数百万ドルの修理費が発生しうる
- 装置設置後、Fabが許容可能なプロセス歩留まりに到達するまでに6カ月〜1年の立ち上げ期間がかかることがある
- Fabはその規模と複雑さにもかかわらず、平均して2〜4年程度で建設される
- 米国ではFab建設がほかの地域より遅く高価な傾向がある
- 米国のFab建設期間は、1990年代平均で650日強だったものが2010年代には平均900日超へ伸びた
- アジア諸国は約600〜700日水準である
- 厳格化した環境審査手続きが一因として挙げられる
- 米国FabはIntel基準で30%高く、TSMC基準では最大4倍高い可能性がある
- 4倍という費用は施設部分のみを指している可能性があり、その場合Fab全体費用は約60〜90%高くなる
コスト構造は装置中心へ変化した
- 新しいFab費用の70〜80%はプロセス装置が占める
- 既存Fabをより先進的なプロセスノードへアップグレードする費用も、完全な新設Fabを建てる費用のかなりの部分になりうる
- 1980年代半ばのDRAM Fabでは施設費と装置費がほぼ同程度だったが、1990年代末には装置が費用の大半を占めるようになった
- 施設建設費は、構造体、仕上げ、敷地工事、サービス・機械システムといった項目に分けられる
- Fabは戸建住宅と異なり、機械・電気・サービスの比重が非常に大きい
- 超純水設備、複数の排気システム、大型HVACのため、サービス項目が新Fab施設費の約2/3を占める
- 戸建住宅ではこの比率は20%未満である
- 装置費の中で最大項目は通常リソグラフィ装置である
- 次いで成膜装置、洗浄・エッチング装置が続く
- リソグラフィ装置は新Fab費用の約20%を占めると推定される
- これはリソグラフィ装置費がFab施設全体の費用に匹敵しうることを意味する
プロセスノードが変わるたびにコストは増加する
- 現代の半導体Fabでは、新しいプロセスノードごとにFabコストが約30%増加する
- 第1のコスト要因は、より高価な装置である
- ASMLのEUVリソグラフィ装置は、置き換えたDUV装置よりはるかに高い
- 第2のコスト要因は、より多くのmaskと工程数である
- トランジスタが小さくなるほど金属配線層は増える
- FinFETは従来の単純なトランジスタより多くの層形成工程を必要とする
- EUVはかつてこの傾向を逆転させたこともある
- 以前は2枚以上のmaskが必要だった作業を1枚のmaskで実行できるようになり、工程数を減らした
- 製造工程が2倍の製品を同じ生産量で作るには、装置も2倍必要になる
- ウェハーサイズの拡大もコストを押し上げる
- 1970年代には50mmウェハーが使われていた
- 今日の先端Fabは300mmウェハーを使用している
- 450mmへの移行は計画されたが実現しなかった
- 300mmウェハーへの移行は自動搬送装置の使用を大幅に増やした
- FOUPに収めたウェハーが重すぎて人手で運ぶのが難しくなったためである
- 自動搬送はより大きな構造とより高いクリーンルーム天井を必要とした
Fabless-foundry構造へと産業は再編された
- Fabが安価だった時代には、チップメーカーが自前のFabを保有できた
- Fabコストの上昇により、先端製造施設を運営する負担が増し、そのコストを分散できるほど大きな生産量を持つメーカーは減少した
- 150mmウェハーFabの効率的規模は月約1万枚だが、300mmロジックウェハーFabでは月4万枚へ増加する
- メモリウェハーFabは月12万枚規模とさらに大きい
- 現在、先端ノードを運営しようとする企業はTSMC、Samsung、Intelのような少数に限られる
- AppleやNvidiaのような企業がチップを設計し、TSMCのようなfoundryが製造するfablessモデルが広がっている
- Foundryは複数のチップ企業の注文を集約し、先端Fabを支えられる規模を確保する
Fabは原子レベルの量産施設である
- 現代のgigafabは毎年数億個のチップを生産し、それぞれのチップは数十億個のトランジスタを含む
- 半導体生産は、原子レベルで膨大な量の物質を24時間365日、反復的かつ信頼性高く操作し続けなければならない
- Fabコストは、量産工場のスケールと、ほとんど想像を絶する精度とが交差する地点から生まれている
1件のコメント
Hacker News のコメント
通勤中に NPR/KQED の Kai Ryssdal が進行する Marketplace を数日聴いていたのですが、最近のテーマは CHIPS and Science Act と、アリゾナ州 Phoenix に TSMC と Intel が建設している新しい半導体工場でした
すでに建設中の工場が生産に入るまでには何年もかかるでしょうが、現在の建設現場から将来の人材育成、この巨大工場を支える周辺企業まで、ひとつのエコシステムが作られつつあります
CHIPS Act の資金は、製造施設を誘致するだけでなく、経済と国家安全保障の観点から米国が失った能力を必要な規模で取り戻すうえで重要です
興味があれば、この番組はポッドキャストで聴けます: https://www.npr.org/podcasts/381444600/marketplace
今後数年でこの流れが Phoenix にどのような 文化的・経済的影響 をもたらすのか興味深いです
だからアウトソーシングは約束されていた以上にはるかに大きな被害を生み、リショアリングも予想よりはるかに多くの雇用を生み出し得ます
ただし政治家がいつもそうであるように、正しいことをしながらもやり方を誤るため、現時点では最終的な結果がスタグフレーションに近づく可能性が高そうです
Intel は ASML EUV を完全に飛ばしているように見えるのですが、だとすると 7nm〜5nm でどうやってまともな歩留まりを得るのか理解できません
High-NA から出てくるとも思えず、それは短期的な注意散漫に見えます
比較すると、World Trade Center の建設費は 20 億ドルでした
半導体業界で 35 年働いてきましたが、この記事はチップ製造に何が必要なのかを説明した一般向けの記事の中で、私が見た中でも最高レベルです
過度に単純化せず、説明と図のバランスが完璧です
博士課程が SiC の隣接分野だったのですが、当時こうした 入門的な説明 があれば、はるかに早く追いつけたと思います
本当に興味深い記事です
人類がどれほど発展したのか改めて驚かされますし、iPhone で Angry Birds を遊んでいるときには、現代の技術世界を可能にした膨大な研究・資源・専門知識のことをつい忘れてしまいます
半導体産業の歴史と現在のジレンマをさらに深く知りたいなら、Chris Miller の Chip War も強くおすすめします
少し関連して、ある高校生が両親のガレージで「低予算」の 半導体ファブ を自作した動画があります
https://youtube.com/watch?v=IS5ycm7VfXg
とても興味深い動画ですが、そのアイデアをさらに押し進めなかった点は少し残念です
自宅で 6502 のようなものを作る様子を本当に見てみたかったです
https://atomicsemi.com/about/#:~:text=general%20fabrication%20equipment.-,Team,-Atomic%20was%20founded
特にこの部分が目に留まりました。最先端ノードを運用しようとする企業は現在 TSMC、Samsung、Intel のようにごく少数しかなく、業界は Apple や Nvidia がチップを設計し、TSMC のようなファウンドリが製造する ファブレスモデル へ移行したという内容です
複数のチップ企業の注文をまとめれば、ファウンドリは最先端ファブを支えられる規模を作れます
長期的には AI 学習 も似た形になるのか気になりますし、すでに今日でも部分的にはそうだと思います
GPT の学習コストはモデルごとに指数関数的に跳ね上がり、数百万ドル単位の領域です
最新の GPT-4 競合が Meta や Google であるのには十分な理由があります
興味深い記事です
「Moore の第 2 法則」、または Rock の法則 は、半導体ファブのコストが 4 年ごとに倍になると見ていますが、これが当たり続けるなら 30 年以内に単一ファブのコストは 3 兆ドルを超えることになります
結局、経済的な理由だけでもノード改善には強固な上限が生まれるということです
30 年前の Microsoft の時価総額はおよそ 200 億ドルで、今は 3 兆ドルです
同じことがもう一度起きてもまったく不思議ではありません
仕事で大型建設現場に何度も行ったことがあります
「これは 4,000 万ドルのプロジェクトです」と聞かされ、数多くの作業員や機材、資材が動いているのを見ると、4,000 万ドルが動く姿 とはまさにこういうものなのだなと思います
実際に見えているのは、官僚組織にうまく吸い込まれなかった 1,000万〜2,000 万ドル 程度である可能性が高いです
Computer History Museum が 2007 年に TSMC 創業者 Morris Chang とオーラルヒストリーのインタビューを行いました
Chang は中国本土から Taiwan へ、そして米国留学と就職へと続く自身の来歴を語り、MIT の博士課程への出願では不合格になったものの、幸運にも急成長する産業トラックに乗りました
十分な富と業界への洞察、人脈を築いた後に Taiwan へ戻って TSMC を設立し、その後はよく知られた歴史です
彼はアジアと米国のエンジニアリングスタイルも比較しており、アジアのエンジニアはより体系的でよく勉強し、秩序立っている一方、米国のエンジニアはより革新的だが、体系性や秩序の面では劣る傾向があると見ていました
同時に、革新的なグループと体系的なグループは互いに補完し合えるとも述べています
https://archive.computerhistory.org/resources/access/text/2013/05/102658129-05-01-acc.pdf
少し関連した質問ですが、Intel が ASML から EUV 装置 を買っているのか気になります
High-NA 装置ではなく、通常の EUV 装置のことです
オンラインでは答えを見つけられませんでしたが、Ireland の新しいファブは通常の EUV の範囲にあるように見えます
圧倒的な複雑さとコストのため、現実的な競合が出てくる可能性はほとんどありません
数十億ドル規模のファブが、新興企業の装置で実験しようともしないでしょう
ASML は世界で唯一の供給企業です
Ireland の Fab 34 は 2 年前に最初の ASML EUV 装置を受け取りました
High-NA EUV 装置が今回世代のファブに入ることはなさそうで、最初の装置は数か月前に Intel の開発ファブへ出荷されました
ステップ 1: 200 億ドル を用意する
ステップ 2: 200 億ドルの半導体ファブを建てる
https://knowyourmeme.com/memes/how-to-draw-an-owl